

**IN THE UNITED STATES PATENT AND TRADEMARK OFFICE**

In re application of: **Makoto SAOTOME, et al.**

Serial No.: **Not Yet Assigned**

Filed: **June 24, 2003**

For: **ELECTRONIC DEVICE**

**CLAIM FOR PRIORITY UNDER 35 U.S.C. 119**

Commissioner for Patents  
P.O. Box 1450  
Alexandria, VA 22313-1450

Date: June 24, 2003

Sir:

The benefit of the filing date of the following prior foreign application is hereby requested for the above-identified application, and the priority provided in 35 U.S.C. 119 is hereby claimed:

**Japanese Appln. No. 2002-190558, filed June 28, 2002**

In support of this claim, the requisite certified copy of said original foreign application is filed herewith.

It is requested that the file of this application be marked to indicate that the applicants have complied with the requirements of 35 U.S.C. 119 and that the Patent and Trademark Office kindly acknowledge receipt of said certified copy.

In the event that any fees are due in connection with this paper, please charge our Deposit Account No. 01-2340.

Respectfully submitted,

**ARMSTRONG, WESTERMAN & HATTORI, LLP**



William G. Kratz, Jr.  
Reg. No. 22,631

WGK/ll  
Atty. Docket No. 030753  
Suite 1000  
1725 K Street, N.W.  
Washington, D.C. 20006  
(202) 659-2930



**23850**

**PATENT TRADEMARK OFFICE**

PATENT OFFICE  
JAPANESE GOVERNMENT

This is to certify that the annexed is a true copy  
of the following application as filed with this office.

|                      |  |
|----------------------|--|
| Date of Application: | June 28, 2002                                    |
| Application Number:  | No. 2002-190558                                  |
| [ST.10/C]:           | [JP2002-190558]                                  |
| Applicant(s):        | FUJITSU LIMITED<br>KANDA TSUSHIN KOGYO CO., LTD. |

January 17, 2003

Commissioner,  
Patent Office

Shinichiro Ota (Seal)

Certificate No. 2002-3107055

日本国特許庁  
JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日  
Date of Application:

2002年 6月28日

出願番号  
Application Number:

特願2002-190558

[ST.10/C]:

[JP2002-190558]


出願人  
Applicant(s):

富士通株式会社  
神田通信工業株式会社

2003年 1月17日

特許庁長官  
Commissioner,  
Japan Patent Office

太田信一郎



出証番号 出証特2002-3107055

【書類名】 特許願

【整理番号】 0251597

【提出日】 平成14年 6月28日

【あて先】 特許庁長官 及川 耕造 殿

【国際特許分類】 G06F 3/00

【発明の名称】 電子装置

【請求項の数】 5

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内

【氏名】 五月女 誠

【発明者】

【住所又は居所】 東京都品川区西五反田2丁目23番2号 神田通信工業株式会社内

【氏名】 畑中 敬幸

【特許出願人】

【識別番号】 000005223

【氏名又は名称】 富士通株式会社

【特許出願人】

【識別番号】 000192796

【氏名又は名称】 神田通信工業株式会社

【代理人】

【識別番号】 100070150

【住所又は居所】 東京都渋谷区恵比寿4丁目20番3号 恵比寿ガーデンプレイスタワー32階

【弁理士】

【氏名又は名称】 伊東 忠彦

【電話番号】 03-5424-2511

【手数料の表示】

【予納台帳番号】 002989

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0114942

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 電子装置

【特許請求の範囲】

【請求項1】 信号線と遮蔽線とを有するシリアルバス規格により接続可能な電子装置であって、

前記遮蔽線からの信号を受信する受信手段と、

前記受信手段に接続され、受信した信号を判別する手段と、

前記判別の結果に基づいてセルフテストを行うことを特徴とする電子装置。

【請求項2】 前記遮蔽線からの信号は、直流電圧信号、トーン信号、またはデジタル信号であることを特徴とする請求項1記載の電子装置。

【請求項3】 信号線を有するシリアルバス規格により接続可能な電子装置であって、

前記シリアルバス規格以外の信号を受信する受信手段と、

前記受信手段に接続され、受信した信号を判別する手段と、

前記判別の結果に基づいてセルフテストを行うことを特徴とする電子装置。

【請求項4】 前記シリアルバス規格以外の信号は、前記規格を超える電圧を有する信号または規格の転送速度と異なる信号または規格のプロトコルと異なる信号であることを特徴とする請求項3記載の電子装置。

【請求項5】 前記シリアルバス規格はUSBインターフェイスであること特徴とする請求項1～4のうち、いずれか1項記載の電子装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、電子装置に関し、詳細にはパソコン等に接続される記憶装置、通信装置、メモリカードリーダーなどの周辺装置であって、簡便な試験用装置によりセルフテストが可能な電子装置に関する。

【0002】

近年、半導体集積回路の飛躍的な進歩と低価格化、およびインターネットの高速通信化に伴い、パソコンが大量に使用されるようになり、パソコンに接続され

る記憶装置、通信装置などの周辺装置も多種多様化している。

【0003】

【従来の技術】

パソコン等と周辺装置を接続するためのインターフェイスは様々なものを使用されている。特に、最近では主にデータ通信のインターフェイスにはUniversal Serial Bus (USB)、動画等の画像データにはIEEE 1394がほぼ標準的に用いられるようになってきており、USBあるいはIEEE 1394インターフェイスを標準搭載した周辺装置の出荷数も飛躍的に増加している。

【0004】

図1は、USBインターフェイスを搭載した周辺装置（以下「USB機器」という）の通常の使用構成を示す概略図である。USB機器100はパソコン101にUSBインターフェイスに基づくUSBケーブル102を介して接続されている。パソコン101に搭載されているCPU103で動作するアプリケーションからの命令をUSBホストコントローラ104とUSBケーブル102を介して、USBデバイスコントローラ105が受信することにより、USB機器のCPU106がその命令に応じた動作をする。この命令は、最小転送単位のパケットあるいはその組合せで行われ、パケットは同期パターン、パケットID、コマンド等から構成されている。なお、変調方式はNRZI (Non Return to Zero Inverted) が用いられている。

【0005】

図2は、USBケーブルの構成を示す図である。USBケーブル102は、USB 1.1規格のフル・スピード（転送速度12Mbps）およびUSB 2.0規格（転送速度480Mbps）の場合、信号線D+、D-、グランド線GND、+5Vの電源線Vbおよびこれらを覆うシールド線107から構成されている。ここで2本の信号線D+、D-は差動方式で対となって命令信号やデータなどの送受信を行うためのものである。+5Vの電源線Vbはパソコン101などのホスト側からUSB機器100へ電源を供給するためのものである。シールド線107は、静電および電磁波の遮蔽を行うためのもので、パソコン101側で

グラウンド線GNDに接続され、USB機器100側ではグラウンド線GNDからD  
C的に浮いたようになっている。

【0006】

【発明が解決しようとする課題】

ところで、USBインターフェイスは、プラグ アンド プレイ (Plug  
& Play) など高度の機能を有している反面、USB機器100を制御する  
ためには、上述したパケットからなる命令を生成する必要がある。このような命  
令は、USBホストコントローラ104とこれを制御するパソコン101が必要  
となる。したがって、USB機器の検査工程、あるいは保守を行うサービスステ  
ーションなどではパソコンが必要となり、これらの検査コストが増加し、ひいて  
は製品の製造コストを増加させるという問題を生じる。

【0007】

したがって、本発明は上記の問題に鑑みてなされたもので、本発明の目的は、  
低コストの試験用装置で試験を実行可能とする電子装置を提供することである。

【0008】

【課題を解決するための手段】

本発明の一観点によれば、信号線と遮蔽線とを有するシリアルバス規格により  
接続可能な電子装置であって、前記遮蔽線からの信号を受信する受信手段と、前  
記受信手段に接続され、受信した信号を判別する手段と、前記判別の結果に基づ  
いてセルフテストを行う電子装置が提供される。

【0009】

本発明によれば、遮蔽線を通じて受信した信号を判別して、電子装置がセルフ  
テストを行うようになっている。したがって、遮蔽線にはデータ通信等の信号は  
用いられていないので、セルフテストを行う命令に単純な信号を用いることがで  
き、そのため信号を判別する手段も単純な回路により構成することができる。そ  
の結果、低コストの試験用装置で試験が実行可能であり、低コストの回路を追加  
するだけで試験可能な電子装置とすることができる。

【0010】

前記遮蔽線からの信号は、直流電圧信号、トーン信号、またはデジタル信号で



あってもよい。前記シリアルバス規格はUSBインターフェイスであってもよい。

【0011】

本発明の他の観点によれば、信号線を有するシリアルバス規格により接続可能な電子装置であって、前記シリアルバス規格以外の信号を受信する受信手段と、前記受信手段に接続され、受信した信号を判別する手段と、前記判別の結果に基づいてセルフテストを行う電子装置が提供される。

【0012】

本発明によれば、セルフテスト開始の命令として、シリアルバス規格以外の信号を用いて、信号線を通じて電子装置に受信されるようになっている。シリアルバス規格以外の信号である単純な信号を用いることができ、そのため信号を判別する手段も簡便な回路により構成することができる。その結果、低コストの試験用装置で試験が実行可能であり、低コストの回路を追加するだけで試験可能な電子装置を提供することができる。

【0013】

前記シリアルバス規格以外の信号は、前記規格を超える電圧を有する信号または規格の転送速度と異なる信号または規格のプロトコルと異なる信号であってもよい。前記シリアルバス規格はUSBインターフェイスであってもよい。

【0014】

【発明の実施の形態】

以下、本発明の実施の形態について図面を参照して詳細に説明する。

(第1の実施の形態)

図3は、本発明の一実施の形態に係る電子装置としてのUSB機器の構成を示すブロック図である。

【0015】

図3を参照するに、このUSB機器10は、ホストからの命令信号を受信して、データ転送等のUSB機器の本来の種々の機能を実行するための本体回路11と、外部からの試験命令信号を受信して、試験命令信号を判別しセルフテストを命令する試験系回路12とから構成されている。

## 【0016】

本体回路は11、USB機器10本来の機能を行う機能を有し、USBインターフェイスのデータ線D+、D-、5V電源線Vb、グランド線GNDに接続されたデータ受信部13と、データ線D+、D-を介してパソコンなどのホストとUSBインターフェイスの規格に従う通信を行うコントローラおよび受信した命令に従って本体回路11を動作させるCPUなどよりなる本体制御部16と、USB機器10の動作状態を表示する表示部18と、USB機器10に接続されるメモリカード20などと入出力を行うI/F部19とを備えている。なお、データ受信部13のデータ線D+、D-などの外部と接続するコネクタ25は、後述する試験系回路12の受信部22のコネクタ25と共通になっている。

## 【0017】

試験系回路12は、USBインターフェイスのシールド21に接続された受信部22と、受信部22が受信した試験命令信号に基づいて命令を判別する判別部23と、判別部23より試験の種類を指定する信号に基づいてテストを選択し、本体回路11にテストを行わせるテスト制御部24とを備えている。

## 【0018】

受信部22はUSBコネクタ25、具体的には、USBのリセプタクルもしくはUSBのプラグが実装されたものになっている。そして、これらのシールド21（以下「シールド線」という。）が受信部22に接続されている。また、グランド線GNDが受信部のグランド線GNDに接続されている。ここで、USBのシールド線21は、USB規格によればUSB機器側ではグランド線GNDに接続されずDC的に浮いているので、試験命令信号などの信号を受信するために使用される。

## 【0019】

判別部23は、受信部22により送信されてきた信号を、その種類によって、コンパレータ、ADコンバータ、PLL（Phase Locked Loop）回路、UART（Universal Asynchronous Receiver Transmitter）回路などによりデジタルデータに変換するようになっている。

## 【 0 0 2 0 】

テスト制御部 2 4 は、判別部 2 3 でデジタルデータに変換された信号をレジスタ 2 6 などに保持し、テスト制御部 2 4 の CPU 2 6 がそのレジスタのデータに基づいて、1 種類あるいは複数のテストを行う。ここでテストは、例えば、本体制御部 1 6 の CPU の内部メモリの内容のチェック、I / F 部 1 9 の動作チェック、USB 機器 1 0 に接続されるメモリカード 2 0 等の動作チェックなどである。

## 【 0 0 2 1 】

図 4 は、USB 機器と試験用装置とを接続して USB 機器のセルフテストを行うテストシステムの構成を示すブロック図である。

## 【 0 0 2 2 】

図 4 を参照するに、テストシステム 3 0 は、上述した USB 機器 1 0 と、試験命令信号を送信する試験用装置 3 2 と、USB 機器 1 0 と試験用装置 3 2 とを接続する USB ケーブル 3 1 により構成されている。

## 【 0 0 2 3 】

試験用装置 3 2 は、USB 機器 1 0 に電源を供給するための電源回路 3 3 と、テストを選択するための、例えばプッシュスイッチからなる入力部 3 4 と、選択されたスイッチに応じて試験命令信号を発生・送信する信号発生器 3 5 とを備えている。

## 【 0 0 2 4 】

電源回路 3 3 は、例えばスイッチング電源などであり、USB ケーブルを介して USB 機器に供給する + 5 V、および信号発生回路 3 5 を駆動するための電源を供給する。

## 【 0 0 2 5 】

入力部 3 4 は、例えばトグルスイッチ、プッシュスイッチなどの容易にテストモードを選択できる入力手段が設けられている。これらのスイッチを選択することにより、信号発生回路 3 5 が、スイッチの位置に対応する信号を発生する。

## 【 0 0 2 6 】

信号発生回路 3 5 は、例えば、数種類の直流電圧信号、トーン信号、デジタル

信号などのいずれかを発生するものである。例えば、可変電圧印可回路、正弦波発生回路、デジタル信号発生回路などから構成されている。信号発生回路35の出力はシールド線21に接続されており、ここで発生した試験命令信号は、シールド線21を伝送され、USB機器の受信部22に受信される。

#### 【0027】

以下、本テストシステムの動作を図5を参照しながら説明する。

#### 【0028】

図5は、テストシステムの動作を説明するためのフローチャートである。

#### 【0029】

まず、試験用装置32にUSB機器10を接続する(S100)。そうするとUSB機器10に+5Vの電源電圧が供給される(S102)。次に、試験用装置32の入力部34でテストモードを入力すると(S104)、入力したテストモードに応じた試験命令信号が信号発生回路35から送信される(S106)。試験命令信号は、USBケーブル31のシールド線21を伝送されて、USB機器10の受信部22に受信され(S108)、判別部23で、例えば並列のデジタルデータに変換されて、テスト制御部24の例えばレジスタ26に保持される(S110)。テスト制御部24の例えばCPU27は、レジスタ26に保持されている情報に従って、いずれのテストモードを行うか判断する(S112)。テスト制御部24のCPU27は、レジスタが“01”の場合、予めROM等に保持されているプログラムのテスト1～3の中から前記判断されたテスト、例えばテスト1を行う(S114)。テスト1の結果を表示部18に表示し(S118)、テストを終了する。続いてテストを行う場合は、試験用装置32の入力部34に再びテストモードを入力する(S104)。

#### 【0030】

本実施の形態によれば、USB機器10はシールド線21を介して試験命令信号を受信するようになっており、試験命令信号は、単純な直流電圧信号、トーン信号、デジタル信号などであるので、判別部23を簡便で安価な回路で構築できる。また、試験用装置32もパソコンを必要とせず、安価な装置で構築できる。したがって、低コストの試験用装置で試験が実行可能であり、低コストの回路を

追加するだけで試験可能な電子装置を提供することができる。

【0031】

以下、本実施の形態における実施例について、特に、試験命令信号および判別部、USB機器に接続する試験用装置について具体的に説明する。

〔第1実施例〕

本実施例は、第1の実施の形態において試験命令信号が複数の直流電圧信号であるUSB機器の例である。

【0032】

図6は、本実施例のUSB機器と試験用装置を接続してセルフテストを行うテストシステムの構成を示すブロック図である。なお、図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。

【0033】

図6を参照するに、テストシステム47は、USB機器40と、試験用装置45と、これらを接続するUSBケーブル31により構成されている。USB機器40の判別部23にはADコンバータ41が用いられている。また試験用装置45の信号発生回路35に可変電圧回路46が用いられている。

【0034】

可変電圧回路46は、例えば電源電圧を抵抗によって分圧した回路で構成されている。試験用装置45に設けられた、例えば3つのスイッチSW1～3のうちの一つをオンにすると、テストモードに対応したある電圧が選択される。例えば、テスト1～テスト3までの3種類のテストモードがある場合、テスト1、テスト2、テスト3にはそれぞれ直流電圧1V、2V、3Vが割り当てられる。

【0035】

この選択された直流電圧の試験命令信号がUSBケーブル31のシールド線21を伝送されて、USB機器40の受信部22に受信され、ADコンバータ41に入力される。ADコンバータ41は、この試験命令信号の電圧に応じて並列の例えば2ビットのデータを、テスト制御部24のレジスタ26に出力する。レジスタ26ではこのデータをラッチし、テスト制御部24のCPU27がこのデータに応じてテストを行う。

## 【0036】

図7は、スイッチSW1～3の入力とテストモードとの関係を示す図である。図7において、スイッチSW1～3の入力、可変電圧回路51の試験命令信号、レジスタ26およびテストモードとの関係を示している。図7に示すようにスイッチSW1～3がすべてOFFの場合は、テストが実行されず、スイッチのいずれかがONになると、そのスイッチに対応した試験命令信号が発生し、その試験命令信号に応じたテストが実行されることがわかる。

## 【0037】

本実施例によれば、試験命令信号としてシールド線21を介して伝送された直流電圧信号を使用することにより、ADコンバータ41を用いた簡便な試験系回路12を構築でき、また、試験用装置45も簡単な回路により可変電圧回路46を構築することができる。したがって、低コストの試験用装置で試験が実行可能であり、低コストの回路を追加するだけで試験可能な電子装置を提供することができる。

## 【0038】

## [第2実施例]

本実施例は、第1の実施の形態において試験命令信号が複数の周波数を有する正弦波信号であるUSB機器の例である。

## 【0039】

図8は、本実施例のUSB機器と試験用装置を接続してセルフテストを行うテストシステムの構成を示すブロック図である。

## 【0040】

図8を参照するに、テストシステム57は、USB機器50と、試験用装置55と、これらを接続するUSBケーブル31により構成されている。USB機器50の判別部23にはPLL回路51およびADコンバータ52が用いられている。また試験命令信号を発生させるために、試験用装置55の信号発生回路35に正弦波発生回路56が用いられている。

## 【0041】

正弦波発生回路56は、例えば、ウィーン・ブリッジ発振回路で構成されている。試験用装置55に設けられた複数のスイッチSWのうちの一つをオンにすると、テストモードに対応したある周波数が選択される。例えば、テスト1～テスト3までの3種類のテストモードがある場合、テスト1、テスト2、テスト3にはそれぞれ1kHz、2kHz、4kHzと割り当てる。

## 【0042】

選択された正弦波信号の試験命令信号がUSBケーブル31のシールド線21を伝送されて、USB機器50の受信部22に受信され、PLL回路51に入力される。

## 【0043】

PLL回路51では、PLL回路51を構成する電圧制御発振回路の発振周波数と試験命令信号の発振周波数の差に比例した直流電圧を出力する。この出力の最大値をADコンバータ52によりデジタルデータに変換して、例えば並列の2ビットのデータを、テスト制御部24のレジスタ26に出力する。レジスタ26ではこのデータをラッチし、テスト制御部24のCPU27がこのデータに応じてテストを行う。なお、スイッチのON/OFFと実行されるテストとの関係は、試験命令信号がことなる以外、図7で説明したものと同様である。

## 【0044】

本実施例によれば、試験命令信号としてシールド線21を介して伝送された正弦波信号を使用することにより、PLL回路51とADコンバータ52を用いた簡便な試験系回路12を構築でき、また、試験用装置55も簡単な回路により正弦波発振回路56を構築することができる。したがって、低コストの試験用装置で試験が実行可能であり、低コストの回路を追加するだけで試験可能な電子装置を提供することができる。

## 【0045】

なお、判別部23のPLL回路51の代わりに周波数－電圧変換（F/V変換）回路を用いることができる。

## 【0046】

〔第3実施例〕

本実施例は、第1の実施の形態において試験命令信号が複数の周波数を有するデジタル信号であるUSB機器の例である。

【0047】

図9は、本実施例のUSB機器と試験用装置を接続してセルフテストを行うテストシステムの構成を示すブロック図である。

【0048】

図9を参照するに、テストシステム67は、USB機器60と、試験用装置65と、これらを接続するUSBケーブル31により構成されている。USB機器60の判別部23にはUART受信回路61が用いられている。また試験命令信号を発生させるために、試験用装置65にはUART送信回路66が用いられている。試験命令信号としてシリアルデータ信号を用いている点、UART送信回路66および判別部23にUART受信回路61が用いられている点以外は第2実施例と同様である。

【0049】

UART送信回路66は、スイッチSWの選択により発生するシリアルデータが可変の回路が用いられる。このような回路は、例えば、TTLロジック回路、あるいはマイクロコンピュータなどにより構成する。試験命令信号の転送スピードは1kbp sとし、シリアルデータ信号は3つのテストモードに対応させて、それぞれ8ビットデータの“00000000”、“11111111”、“01010101”とした。

【0050】

UART受信回路61は、入力されたシリアルデータである試験命令信号を並列データに変換する。試験命令信号は判別部23のレジスタ26に出力される。

【0051】

本実施例によれば、試験命令信号としてシールド線21を介して伝送されたシリアルデータ信号を使用することにより、UART受信回路61を用いて簡便な試験系回路12を構築でき、また、試験用装置65も簡単な回路によりUART送信回路66を構築することができる。したがって、低コストの試験用装置で試



験が実行可能であり、低コストの回路を追加するだけで試験可能な電子装置を提供することができる。

## 【0052】

## (第2の実施の形態)

図10は、本発明の一実施の形態に係る電子装置としてのUSB機器の構成を示すブロック図である。なお、以下本実施の形態および実施例図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。

## 【0053】

図10を参照するに、このUSB機器70は、USBインターフェイスにより接続されたホストなどとデータ等の入出力を行う入出力部71と、ホストからの命令信号を受信して、データ転送等のUSB機器の本来の種々の機能を実行するための本体回路72と、外部からの試験命令信号を受信して、試験命令信号を判別しセルフテストを命令する試験系回路73などから構成されている。

## 【0054】

入出力部71は、データ線D+、D-、5V電源線Vb、グランド線GND、シールド線21の端子を有するUSBコネクタ25と、データ線D+、D-を介して受信した差動信号を、例えばTTL信号に変換して、本体回路72または試験系回路73に出力するレシーバと、本体回路72からの信号を差動信号に変換してデータ線D+、D-を介してホストなどに送信する送信回路などを備えている。なお、USB規格に基づいて、データ線D+、D-のいずれか一方が1.5kΩの抵抗により3.0V～3.6Vにプルアップされているので、例えば、受信した差動信号を変換する際にこの分を補償する。

## 【0055】

本体回路72は、USB機器70の本来の機能を実行するためのもので、第1の実施の形態の本体回路11と同様である。なお、USB機器70のI/F部を介して、外部電子装置75が接続されている。

## 【0056】

試験系回路73は、入出力部71が受信した試験命令信号を判別する判別部7

4と、判別部74より試験の種類を指定する信号に基づいてテストを選択し、本体回路72にテストを行わせるテスト制御部24とを備えている。

【0057】

判別部74は、後述する試験用装置75の信号発生回路76から発生される試験命令信号にあわせて回路が構成される。試験命令信号は、後述するUSB規格外の信号が用いられ、その種類によって、例えば、パルス信号検出回路、転送速度比較回路などにより構成される。これらの回路により試験命令信号を並列のデジタルデータに変換し、テスト制御部24に出力する。

【0058】

テスト制御部24は第1の実施の形態と同様に構成され、同様に動作する。

【0059】

図11は、本実施例のUSB機器と試験用装置を接続してセルフテストを行うテストシステムの構成を示すブロック図である。

【0060】

図11を参照するに、テストシステム77は、上述したUSB機器70と、USBケーブル31により接続され、試験命令信号を送信する試験用装置75により構成されている。

【0061】

信号発生回路76は、入力部34の選択に応じて、試験命令信号を発生し、差動信号に変換してそれぞれ逆位相の信号をデータ線にD+、D-に出力する。ここで、試験命令信号は、USB規格外の信号を発生させる。例えば、USB規格の Protokol と異なる信号、転送速度と異なる信号、規格を超える電圧を有する信号などである。USB規格では、例えば、USB1.1のフル・スピード、ロー・スピード、USB2.0のハイ・スピードのそれぞれについて、転送速度が、12Mbps、1.5Mbps、480Mbpsと定められている。また、USB規格では、命令信号やデータ信号の最小単位であるパケットの形式が定められている。さらに通信プロトコルは、NRZI変調方式が用いられている。本実施の形態ではこのような規格から外れる信号を試験命令信号に使用する。例えば数kbpsから数10kbpsの転送速度のNRZ (Non Return t

o Zero)で“1”の繰り返し信号あるいは数ビットの信号を用いることができる。このような試験命令信号は、マルチバイブレータ回路、ワンショットやフリップフロップのTTL IC等により容易に発生することができる。

【0062】

本テストシステム77の動作は、図5で説明したものと同様であるので説明を省略する。

【0063】

本実施の形態によれば、USB機器70はデータ線D+, D-を介して試験命令信号を受信するようになっており、試験命令信号は、単純なデジタル信号であるので、判別部74を簡便で安価な回路で構築できる。また、試験用装置75もパソコンを必要とせず、簡単な信号発生回路76と搭載した安価な装置で構築できる。したがって、低コストの試験用装置で試験が実行可能であり、低コストの回路を追加するだけで試験可能な電子装置を提供することができる。

【0064】

[第4実施例]

本実施例は、第2の実施の形態において試験命令信号が数ビットのパルス信号であるUSB機器の例である。

【0065】

図12は、本実施例のUSB機器と試験用装置を接続してセルフテストを行うテストシステムの構成を示すブロック図である。

【0066】

図12を参照するに、テストシステム87は、USB機器80と、試験用装置85と、これらを接続するUSBケーブル31から構成されている。USB機器80の判別部74にはパルス信号検出回路81が用いられている。また、試験用装置85の信号発生回路に可変パルス発生回路86が用いられている。

【0067】

可変パルス発生回路86は、スイッチSWの選択により発生するパルス数が可変の回路が用いられる。このような回路は、例えば、TTLロジック回路、ある

いは簡単なマイクロコンピュータなどにより構成する。試験命令信号のパルス間隔は上述したUSB規格から外れる転送速度である1kbp sとし、パルス数は2つのテストモードに対応させて、それぞれ2ビット、3ビットとした。

## 【0068】

ここで送信された試験命令信号は、USBケーブル31のデータ線D+, D-を伝送され、USB機器80の入出力部71でTTL形式の信号に変換され、判別部74のパルス信号検出回路81に入力される。

## 【0069】

パルス信号検出回路81は、予め決められたパルス間隔のパルスのみをカウントし、その結果を並列のデジタル信号としてテスト制御部24のレジスタ26に送信する。このような回路は、例えばTTLロジック回路により構成される。

## 【0070】

本実施例によれば、試験命令信号としてUSB規格外の単純なパルス信号を使用することにより、簡便な試験系回路73を構築でき、また、試験用装置85も簡単な回路によりデジタル信号発生回路96を構築することができる。したがって、低コストの試験用装置で試験が実行可能であり、低コストの回路を追加するだけで試験可能な電子装置を提供することができる。

## 【0071】

## [第5実施例]

本実施例は、第2の実施の形態において試験命令信号が複数の周波数を有するデジタル信号であるUSB機器の例である。

## 【0072】

図13は、本実施例のUSB機器と試験用装置を接続してセルフテストを行うテストシステムの構成を示すブロック図である。

## 【0073】

図13を参照するに、テストシステム97は、USB機器90と、試験用装置95と、これらを接続するUSBケーブル31により構成されている。USB機器90の判別部74は転送速度比較回路91とリッファレンスパルス発生回路9

2により構成されている。また、試験用装置95の信号発生回路にデジタル信号発生回路96が用いられている。

## 【0074】

デジタル信号発生回路96は、スイッチSWの選択により発生するパルスの転送速度が可変の回路が用いられる。このような回路は、例えば、マルチバイブレータが用いられる。試験命令信号の転送速度は、2つのテストモードに対応させて、上述したUSB規格から外れる転送速度である10k b p s、20k b p sとし、NRZ変調方式とした。

## 【0075】

ここで送信された試験命令信号は、USBケーブル31のデータ線D+、D-を伝送され、USB機器90の入出力部71でTTL形式の信号に変換され、判別部74の転送速度比較回路91に入力される。

## 【0076】

転送速度比較回路91は、リファレンスパルス発生回路92と接続されている。例えばリファレンスパルス発生回路では、10k b p sと20k b p sのNRZ変調方式のリファレンス信号が発生され、転送速度比較回路91では、試験命令信号とリファレンス信号が比較される。一致する場合、試験命令信号の転送速度に応じてレジスタ26にビットが書き込まれる。転送速度比較回路91は、例えばPLL回路およびTTLロジック回路により構成される。

## 【0077】

本実施例によれば、試験命令信号としてUSB規格外の転送速度のデジタル信号を使用することにより、簡便な試験系回路73を構築でき、また、試験用装置95も簡単な回路により信号発生回路を構築することができる。したがって、低コストの試験用装置で試験が実行可能であり、低コストの回路を追加するだけで試験可能な電子装置を提供することができる。

## 【0078】

以上本発明の好ましい実施例について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

【0079】

例えば、テスト制御部24と本体制御部16は共通のCPUを使用してもよい。より低コスト化することができる。また、USB機器と試験用装置とは、USBのコネクタ同士、例えばUSB機器に設けられているUSBのプラグと、試験用装置に設けられているUSBのレセプタクルとを直接接続してもよい。さらに、上記ではUSBインターフェイスを用いたUSB機器を例に説明したが、USB機器に限定されない。例えばIEEE1394インターフェイスを用いた機器であってもよい。

【0080】

なお、以上の説明に関して更に以下の付記を開示する。

(付記1) 信号線と遮蔽線とを有するシリアルバス規格により接続可能な電子装置であって、

前記遮蔽線からの信号を受信する受信手段と、

前記受信手段に接続され、受信した信号を判別する手段と、

前記判別の結果に基づいてセルフテストを行うことを特徴とする電子装置。

(付記2) 前記遮蔽線からの信号は、直流電圧信号、トーン信号、またはデジタル信号であることを特徴とする付記1記載の電子装置。

(付記3) 信号線を有するシリアルバス規格により接続可能な電子装置であって、

前記シリアルバス規格以外の信号を受信する受信手段と、

前記受信手段に接続され、受信した信号を判別する手段と、

前記判別の結果に基づいてセルフテストを行うことを特徴とする電子装置。

(付記4) 前記シリアルバス規格以外の信号は、前記規格を超える電圧を有する信号または規格の転送速度と異なる信号または規格のプロトコルと異なる信号であることを特徴とする付記3記載の電子装置。

(付記5) 前記シリアルバス規格はUSBインターフェイスであることを特徴とする付記1～4のうち、いずれか1項記載の電子装置。

(付記6) 前記セルフテストの結果を表示する表示部をさらに有することを特徴とする付記1～5のうち、いずれか1項記載の電子装置。

(付記 7) 信号線と遮蔽線とを有するシリアルバス規格により接続可能な電子装置に試験命令信号を送信する試験用装置であって、

前記遮蔽線に試験命令信号を送信することを特徴とする試験用装置。

(付記 8) 信号線を有するシリアルバス規格により接続可能な電子装置に試験命令信号を送信する試験用装置であって、

前記試験命令信号は、前記シリアルバス規格以外の信号であることを特徴とする試験用装置。

【 0 0 8 1 】

【発明の効果】

以上詳述したところから明らかなように、本発明によれば、低コストの試験用装置で試験を実行可能とする電子装置を提供することができる。

【図面の簡単な説明】

【図 1】

U S B 機器の通常の使用構成を示す概略図である。

【図 2】

U S B ケーブルの構成を示す図である。

【図 3】

本発明の第 1 の実施の形態に係る電子装置の構成を示すブロック図である。

【図 4】

第 1 の実施の形態に係る U S B 機器のテストシステムの構成を示すブロック図である。

【図 5】

テストシステムの動作を説明するためのフローチャートである。

【図 6】

第 1 実施例の U S B 機器と試験用装置を接続したテストシステムの構成を示すブロック図である。

【図 7】

スイッチ S W の入力とテストモードとの関係を示す図である。

【図 8】

第 2 実施例の U S B 機器と試験用装置を接続したテストシステムの構成を示すブロック図である。

【図 9】

第 3 実施例の U S B 機器と試験用装置を接続したテストシステムの構成を示すブロック図である。

【図 1 0】

本発明の第 2 の実施の形態に係る電子装置の構成を示すブロック図である。

【図 1 1】

第 2 の実施の形態に係る U S B 機器のテストシステムの構成を示すブロック図である。

【図 1 2】

第 4 実施例の U S B 機器と試験用装置を接続してセルフテストを行うテストシステムの構成を示すブロック図である。

【図 1 3】

第 5 実施例の U S B 機器と試験用装置を接続してセルフテストを行うテストシステムの構成を示すブロック図である。

【符号の説明】


- 1 0, 4 0, 5 0, 6 0, 7 0, 8 0, 9 0      U S B 機器
- 1 1, 7 2      本体回路
- 1 2, 7 3      試験系回路
- 2 1      シールド線
- 2 2      受信部
- 2 3, 7 4      判別部
- 2 4      テスト制御部
- 3 0, 4 7, 5 7, 6 7, 7 7, 8 7, 9 7      テストシステム
- 3 2, 4 5, 5 5, 6 5, 7 5, 8 5, 9 5      試験用装置
- 3 5      信号発生回路
- D +, D -      データ線
- V b      + 5 V 電源線



【書類名】 図面


【図1】

USB機器の通常の使用構成を示す概略図




【図2】

USBケーブルの構成を示す図




【図3】

本発明の第1の実施の形態に係る電子装置の構成を示すブロック図




【図4】

第1の実施の形態に係るUSB機器のテストシステムの構成を示すブロック図




【図5】

テストシステムの動作を説明するためのフローチャート















【図6】

第1実施例のUSB機器と試験用装置を接続した  
テストシステムの構成を示すブロック図




【図7】

スイッチSWの入力とテストモードとの関係を示す図

| スイッチの状態  | 試験命令信号   | レジスタの状態  | テストモード    |
|--|--|--|-----------|
| SW1 SW2 SW3<br> | 1V  | 上位ビット 下位ビット<br> | テスト1      |
|                 | 2V  |                 | テスト2      |
|                 | 3V  |                 | テスト3      |
|                 | 0V  |                 | テストを実行しない |


【図8】

第2実施例のUSB機器と試験用装置を接続した  
テストシステムの構成を示すブロック図



【図9】


第3実施例のUSB機器と試験用装置を接続した  
テストシステムの構成を示すブロック図






【図10】

本発明の第2の実施の形態に係る電子装置の構成を示すブロック図




【図11】

第2の実施の形態に係るUSB機器のテストシステムの構成を示すブロック図




【図12】

第4実施例のUSB機器と試験用装置を接続してセルフテストを行う  
テストシステムの構成を示すブロック図



【図13】

第5実施例のUSB機器と試験用装置を接続してセルフテストを行う  
テストシステムの構成を示すブロック図



【書類名】 要約書

【要約】

【課題】 低コストの試験用装置で試験を実行可能とする電子装置を提供する。

【解決手段】 信号線D+, D-とシールド線21とを有するシリアルバス規格により接続可能となっており、シールド線21からの信号を受信する受信部22と、受信部22に接続され、受信した信号を判別する判別部23と、判別の結果に基づいてテスト制御部24がセルフテストを行う構成とする。

【選択図】 図3

出 願 人 履 歴 情 報

識別番号 [000005223]

1. 変更年月日 1996年 3月26日

[変更理由] 住所変更

住 所 神奈川県川崎市中原区上小田中4丁目1番1号

氏 名 富士通株式会社

出 願 人 履 歴 情 報

識別番号 [000192796]

1. 変更年月日 1990年 8月20日  
[変更理由] 新規登録  
住 所 東京都品川区西五反田2丁目23番2号  
氏 名 神田通信工業株式会社
2. 変更年月日 2002年 7月 1日  
[変更理由] 住所変更  
住 所 神奈川県厚木市酒井1902番地  
氏 名 神田通信工業株式会社